作者：张永锋主编
页数：343页
出版社：安徽大学出版社
出版日期：2021
ISBN：9787566422781
电子书格式：pdf/epub/txt
内容简介
本书以Quartus Ⅱ和ModelSim软件为平台, 以Verilog-1995和Verilog-2001语言标准为依据, 通过27个项目对EDA技术Verilog HDL硬件描述语言、FPGA在显示器件中的应用等做了系统、完整的阐述。主要内容包括: Quartus Ⅱ软件的安装及使用 ; 全加法器的原理图设计等。
作者简介
张永锋，高级实验师，安徽科技学院电子技术实验教学中心主任，主要从事电子类专业理论与实验课程的教学工作，主编教材5种。
本书特色
l 全书共27个项目，内容选取时注重反映相关产业和领域的新发展、新要求。
l 采用项目化设置，可操作性强，利于强化学生的应用能力。
目录
项目1 QuartusⅡ软件的安装及使用
1.1 教学目的
1.2 QuartusⅡ软件的安装
1.3 QuartusⅡ软件的使用
1.4 项目实践练习
1.5 项目设计性作业
1.6 项目知识要点
1.7 项目拓展训练
项目2 全加法器的原理图设计
2.1 教学目的
2.2 全加法器的设计
2.3 设计的下载验证
2.4 项目实践练习
2.5 项目设计性作业
2.6 项目知识要点
2.7 项目拓展训练
项目3 半加法器的Verilog设计
3.1 教学目的
3.2 半加法器的Verilog描述
3.3 RTL图
3.4 项目实践练习
3.5 项目设计性作业
3.6 项目知识要点
3.7 项目拓展训练
项目4 数据选择器的Verilog设计
4.1 教学目的
4.2 数据选择器的Verilog设计
4.3 项目实践练习
4.4 项目设计性作业
4.5 项目知识要点
4.6 项目拓展训练
项目5 过程语句的学习与使用
5.1 教学目的
5.2 过程语句
5.3 项目实践练习
5.4 项目设计性作业
5.5 项目知识要点
5.6 项目拓展训练
项目6 加法器的设计
6.1 教学目的
6.2 调用原语设计加法器
6.3 例化调用设计加法器
6.4 项目实践练习
6.5 项目设计性作业
6.6 项目知识要点
6.7 项目拓展训练
项目7 硬件乘法器的设计
7.1 教学目的
7.2 乘法器的Verilog设计
7.3 parameter参数传递功能
1.1 教学目的
1.2 QuartusⅡ软件的安装
1.3 QuartusⅡ软件的使用
1.4 项目实践练习
1.5 项目设计性作业
1.6 项目知识要点
1.7 项目拓展训练
项目2 全加法器的原理图设计
2.1 教学目的
2.2 全加法器的设计
2.3 设计的下载验证
2.4 项目实践练习
2.5 项目设计性作业
2.6 项目知识要点
2.7 项目拓展训练
项目3 半加法器的Verilog设计
3.1 教学目的
3.2 半加法器的Verilog描述
3.3 RTL图
3.4 项目实践练习
3.5 项目设计性作业
3.6 项目知识要点
3.7 项目拓展训练
项目4 数据选择器的Verilog设计
4.1 教学目的
4.2 数据选择器的Verilog设计
4.3 项目实践练习
4.4 项目设计性作业
4.5 项目知识要点
4.6 项目拓展训练
项目5 过程语句的学习与使用
5.1 教学目的
5.2 过程语句
5.3 项目实践练习
5.4 项目设计性作业
5.5 项目知识要点
5.6 项目拓展训练
项目6 加法器的设计
6.1 教学目的
6.2 调用原语设计加法器
6.3 例化调用设计加法器
6.4 项目实践练习
6.5 项目设计性作业
6.6 项目知识要点
6.7 项目拓展训练
项目7 硬件乘法器的设计
7.1 教学目的
7.2 乘法器的Verilog设计
7.3 parameter参数传递功能
